Публикации



Реализация модулей передачи данных для систем управления протяженными объектами
Карпенко Л.В., зам. начальника отдела разработки НТЦ НАТЕКС, 2006-09


Введение. На таких объектах, как магистральные нефте- и газопроводы, энергетические сети и железные дороги широко используются кабельные системы передачи данных (СПД). Основной задачей этих систем, является обеспечение связи между контроллерами телемеханики и пунктами управления, связь необходима для оперативного управления и мониторинга объекта управления
(рис. 1).

Рис. 1

Используются СПД и для организации служебной связи различных видов. Их пропускной способности часто бывает достаточно для связи ведомственных АТС (обычно по интерфейсу Е1). Требования к СПД также включают в себя необходимость передачи данных по протоколам Ethernet для организации видеоконференций, передачи электронной почты и т.д.

Современные модули СПД строятся на базе микросхем xDSL (digital subscriber line), которые используют цифровые технологии передачи и делают возможным построение СПД с переменной скоростью (СПДПС), от 192 до 5696 кбит/с. К сожалению, микросхемы xDSL разрабатываются только для небольших систем, содержащих до 8-ми последовательно включенных модулей. При использовании этих микросхем в СПД, состоящих из десятков модулей, возникают проблемы. Основная из них - генерация и усиление фазовых искажений сигналов синхронизации в каждом модуле. Большие фазовые искажения синхросигналов, в свою очередь, приводят к ошибкам передачи данных, а в худшем случае - к периодическим перерывам связи, что является неприемлемым для систем управления (СУ).

В интерфейсных и xDSL-микросхемах имеется значительное количество ошибок и несоответствий их техническому описанию. Поэтому первостепенное значение приобретает требование к гибкости построения модулей СПД и возможности быстрого изменения их внутренней функциональности. Такое требование становится более актуальным в связи с необходимостью использования в одном устройстве нескольких различных интерфейсных микросхем, которые часто не полностью совместимы между собой.

В статье приведены основные положения авторской методики проектирования модулей СПД, которые включают в описания основных блоков типового модуля, а также описывают его подсистему синхронизации. Методика была использована при разработке модулей цифровых систем передачи (ЦСП) семейств MEGATRANS-4 и Orion2 производства компании НТЦ Натекс.

Построение устройств цифровых СПД. Модули СПД (или ЦСП) строятся на базе микросхем xDSL и нескольких микросхем сетевых интерфейсов. При построении модулей класса PDH (plesiohronous digital hierarhy), к которому относится рассматриваемое оборудование, традиционно используется одна из двух стандартных архитектур: с центральным коммутатором данных, либо с общей высокоскоростной шиной с распределенным во времени доступом. В качестве коммутатора данных обычно применяется специализированный микроконтроллер (МК), сетевой или DSP-процессор.

Предлагаемая ниже методика использует архитектуру на базе центральной коммутирующей программируемой логической интегральной схемы (ПЛИС), к которой подключаются микросхемы xDSL и сетевых интерфейсов (рис. 2). В ПЛИС интерфейсные блоки (блоки сопряжения с микросхемами сетевых интерфейсов) подключаются к единой шине, для каждого из блоков реализуется: т.н. аппаратный контроллер, исключающий несовместимость интерфейсных микросхем между собой; реализуется комбинация архитектур "центральный МК" и "общая шина", обеспечивающая преимущества обоих подходов.

Рис. 2

Блок передатчика передает данные от сетевых интерфейсов к xDSL-интерфейсу. В нем используется PCM-шина, состоящая из шины синхронизации (ШС) и линии данных (ЛД). Передатчики контроллеров интерфейсов (ПКИ) K1 - KN подключаются к ШС и соединяются друг за другом в разрыв ЛД. Они предназначены для передачи данных от сетевых интерфейсов на общую PCM-шину, а также для выделения синхросигналов Fk (k=1 ... N) из входных сигналов. На вход преобразователя частоты (ПрЧ) подается сигнал синхронизации с одного из ПКИ или внутреннего генератора Fi. Интерфейс, с которого снимается сигнал синхронизации ПрЧ, служит источником синхронизации для всей передающей части модуля. ПрЧ преобразует частоту источника в частоту, необходимую для работы xDSL-интерфейса. Разработана обобщенная структурная схема ПКИ содержащая память FIFO и интерфейс управления.

Блок приемника предназначен для передачи данных из xDSL-интерфейса в сетевые интерфейсы. Все приемники контроллеров интерфейсов (ПрКИ) К1N параллельно подключаются к общей PCM-шине. Они предназначены для передачи данных из xDSL-интерфейса в микросхемы сетевых интерфейсов на скоростях отличных, в общем случае, от скорости xDSL-интерфейса. Разработана обобщенная структурная схема ПрКИ, содержащая ПрЧ, FIFO и интерфейс управления.

В табл. 1 приведены основные характеристики модулей линейного LTU и сетевого NTU окончаний, а также линейных регенераторов RGN последних поколений ЦСП производства НТЦ Натекс, разработанных с применением описанной выше методики.

Табл.1. Основные характеристики модулей ЦСП Megatrans-4 и Orion2

Семейство ЦСП

MEGATRANS-4

Orion2

Характеристика Модуль

LTU

RGN

LTU

NTU(RGN)

Максимальное количество линейных интерфейсов xDSL (G.SHDSL.bis)

1

2

4

4

Максимальное количество интерфейсов Е1 (G.703)

2

0

4

2

Количество Ethernet (IEEE 802.3) интерфейсов

1

1

4

1

Максимальная линейная скорость

4624 кбит/с

5712 кбит/с

Количество дистанционно питаемых регенераторов от одного блока дистанционного питания (ДП)

до 8 от внешнего блока ДП MGS-4-RPSU

от 2 до 5 от блока ДП, установленного на плате LTU

Передача тактовой сетевой синхронизации (ТСС) СПД. В процессе эксплуатации СПД с неудовлетворительной организацией передачи ТСС могут возникать такие проблемы [5, 9], как:

  • щелчки и шумы во время телефонного разговора;
  • потеря части строк или области передаваемого изображения при передаче факсимильных сообщений;
  • большое количество перезапросов и повторений при передаче данных;
  • при передаче видео сигнала периодическое "замораживание" кадра и т.д.
  • Для оптических СПД класса SDH разработан ряд требований по организации передачи сигналов ТСС [2]. Требования сводятся к следующему. Вся сеть ТСС синхронизируется от первичного эталонного генератора (ПЭГ). Сигнал от ПЭГ может передаваться последовательной цепочкой из не более 20-ти ведомых SDH-устройств. Каждое устройство SDH снабжается генератором сетевого элемента (ГСИ), представляющим собой систему ФАПЧ, осуществляющую фильтрацию сигнала синхронизации. Далее, по направлению распространения синхросигнала необходима установка ведомого задающего генератора (ВЗГ). Задача ВЗГ состоит в более качественной, по сравнению с ГСИ, фильтрацией фазовых искажений, а также в самостоятельной кратковременной синхронизации ниже стоящей сети в аварийном режиме. За ВЗГ разрешается последовательно устанавливать до 20-ти ГСИ, после чего необходимо включение еще одного ВЗГ и т.д.

    Как правило, количество последовательно включенных устройств СПД класса PDH, не превышает 8. Поэтому введение в это оборудование фильтров синхронизации не регламентируется стандартами. Однако, рассматриваемые СПД для СУ состоят из нескольких десятков модулей. В таких системах требуется использование фильтров синхронизации, подобных ГСИ и ВЗГ.

    При этом предлагается: роль ГСИ, который необходим в каждом модуле СПД, отвести блоку ПрЧ, реализуемому в ПЛИС; а в качестве ВЗГ использовать отдельный специализированный модуль, например, FG-ReSync производства НТЦ Натекс.

    Блок ПрЧ для модулей СПДПС. Основные требования. Блок ПрЧ, предназначен для преобразования частот синхронизации интерфейсов модуля СПД вида: Fout = (ref/gen)Fin.

    Кроме того, ПрЧ позволяет выполнять фильтрацию фазовых искажений синхросигнала (подобную ГСИ), которая так необходима для рассматриваемого класса устройств. При этом к ПрЧ можно сформулировать требования, изложенные в табл.2.

    Табл.2. Требования к блокам ПрЧ для модулей СПДПС

    Описание

    Значение

    Основание (стандарт)

    Фазовое дрожание на выходе при идеальном входном сигнале

    <0,15 ЕИ1

    ITU-T G.823

    Полоса захвата

    ±50 ppm2

    ITU-T G.703

    АЧХ системы

    отсутствие выбросов >0,2 дБ

    ETSI EN 300 462-5-1

    Частота среза АЧХ

    <1 Гц

    испытания существующих микросхем xDSL

    1 - ЕИ – единичный интервал.
    Сдвиг фаз, равный 1 ЕИ соответствует разнице фаз сигналов, равной 360°.
    2 - ppm – parts per million. (миллионная доля номинального значения.

    Принцип работы ПрЧ. Рассмотрим систему ФАПЧ [3], работающую в режиме ПрЧ [1, 4] (рис. 3).

    Рис. 3

    Фазовый детектор (ФД) создает напряжение (код) uд, определяемое разностью фаз колебаний X1 и X2. Зависимость uд(φ) называют детекторной характеристикой ФД. Удобно пользоваться нормированной характеристикой: F(φ)=uд(φ)/E, где Е - максимальное напряжение на выходе ФД, а F(φ) - периодическая функция не превышающая по модулю единицу.

    Управляемый генератор (УГ) генерирует выходной сигнал с частотой out, зависящей от напряжения на его входе. Крутизна управления УГ определяется, как: S=Δωout/Δuy

    Фильтр (Ф) служит для выделения полезной низкочастотной составляющей из uд и характеризуется операторным К(р) коэффициентом передачи. Часто применяется интегрирующий Ф первого порядка с К(р)=1/(1+ pTф).

    Преобразователь частоты работает следующим образом. Колебания УГ с частотой Fout и фазой φout, а также колебания входного сигнала с частотой Fin и фазой φin, пройдя через соответствующие делители, поступают на входы ФД. Выходное напряжение ФД uд определяется разностью фаз входных сигналов. Пройдя через Ф, оно поступает на УГ, который так отклоняет выходную частоту Fout от начальной частоты Fн, что частоты Fin и Fout стремятся стать равными, а разность фаз на входах ФД постоянной. Равенство частот на входах ФД описывается уравнением: (Fin/ref)=(Fout/gen). Откуда следует, что средняя частота на выходе УГ равна среднему значению частоты входного сигнала, умноженному на дробный коэффициент.

    Для ФАПЧ (рис. 3) с интегрирующим фильтром 1-го порядка, коэффициент передачи для фазы выражается функцией: КФАПЧ=(Δωout)/Δωin=(gen/ref)/(p2(Tф/ЕхSФДхS)+p(1/ExSФДхS)+1).

    Полосой удержания 2Ωуд ФАПЧ называют область частот входного сигнала, в которой поддерживается режим захвата [1]. Для системы (рис. 3) справедливо: Ωуд=SE.

    Полосой захвата 2Ωз называется область частот входного сигнала, в которой при любых начальных условиях устанавливается режим захвата. С помощью метода фазовой плоскости [1] автором были проведены расчеты Ωз рассматриваемой ниже цифровой ФАПЧ. Эти расчеты показали, что при отсутствии выбросов больших единицы в АЧХ ФАПЧ Ωз = Ωуд.

    Метод проектирования цифрового ПрЧ на ПЛИС.Предлагаемый метод сводится к заданию целевых и вспомогательных параметров ПрЧ, выбору реализации каждого элемента, расчету и проверке характеристик системы. Если полученные характеристики не удовлетворяют целевым параметрам, то производится коррекция вспомогательных параметров и расчет повторяется. Алгоритм проектирования ПрЧ приведен на рис.4

    Рис. 4

    Шаг 1. Зададим следующие параметры проектируемого ПрЧ (см. табл. 3).

    Табл.3. Параметры проектируемого ПрЧ

    Параметр

    Ед. изм.

    Описание

    {Fin}

    Гц

    Номинальная входная частота или сетка входных частот

    {Fn}

    Гц

    Номинальная выходная частота или сетка выходных частот

    J
    или
    Fmclk

    ЕИ

    Гц

    Предельное неустранимое фазовое дрожание выходного сигнала (инструментальный jitter)
    Опорная тактовая частота синхронной схемы. Master clock
    Если задан J, то Fmclk ≥ Fout/J

    dFnM

    ppm

    Максимальное относительное отклонение выходной частоты от номинальной

    dFnL

    ppm

    Максимальный относительный шаг перестройки частоты выходного сигнала (шаг перестройки УГ)

    Fpll

    Гц

    Максимальная частота среза ФАПЧ

    Гц

    Минимальная полоса удержания (захвата)

    В АЧХ преобразователя частоты не должно наблюдаться выбросов, больших 0,2 дБ

    ***** Вспомогательные параметры ПрЧ *****

    F0

    Гц

    Номинальная частота на входах ФД. Определяется, как НОД2( Fin и Fn )/N, где N – целое число.

    Fф

    Гц

    Желаемая частота среза фильтра

    2D

    -

    Коэффициент деления делителя на выходе фильтра

    НОД – наибольший общий делитель.

    Шаг 2. Выберем тип и рассчитаем параметры ФД.

    Функция цифрового ФД сводится к подсчету тактов опорной частоты Fmclk между приходами фронтов входных сигналов. Основным элементом используемого ФД (рис. 5a) является реверсивный счетчик CT2. Сигнал разрешения счета (en) установлен при X1=1 и X2=0. При этом CT2 увеличивает, либо уменьшает свое значение каждый такт Fmclk в зависимости от состояния RS-триггера, которое, в свою очередь, также определяется X1 и X2 (рис. 5б).

    Рис. 5

    Максимальное значение на выходе ФД, Е=/uд(max)/, определяется числом тактов Fmclk, укладывающихся в половине периода F0: E=T0/(2xTmclk)=Fmclk/(2xF0)

    Для приведения входных сигналов Fin и Fout к номинальной частоте F0 перед ФД устанавливаются делители (Рис. 3). Их коэффициенты определяются как: gen = Fn/F0, ref = Fin/F0. Определив максимальные значения делителей и uд, рассчитываются разрядности входов gen и ref, а также выхода ФД - wUД.

    Шаг 3. Выберем тип и рассчитаем параметры УГ.

    Рис. 6

    В качестве УГ (рис. 6) будем использовать цифровой синтезатор прямого синтеза частот (ЦСПСЧ) [6, 10], частота на выходе которого определяется формулой: Fout=((K+FK)/2L)xFmclk.

    Для обеспечения требуемой точности установки частоты с помощью (3) рассчитаем минимальную разрядность аккумулятора (D): L(min)=окр.вверх[log2(Fmclk/(min(Fn)dFnL))].

    Рассчитаем значение на входе К, которое следует установить для получения Fout, максимально близкой к Fn: K=окр.[(2LFn)/Fmclk].

    По максимальному К (если предполагается генерация сетки частот Fn) определим разрядность входа wK. Найдем разрядность входа сигнала динамического управления FK: wFK = w - D.

    Шаг 4. Проектирование цифрового фильтра нижних частот.

    Для разрабатываемого ПрЧ будем использовать рекурсивный фильтр 1-го порядка [7]. Передаточная функция данного фильтра может быть представлена в форме Z-преобразования: H(z)=(a0 + a1z-1)/1-b1z-1).

    Операция умножения на константу является ресурсоемкой. Поэтому желательно использовать такие коэффициенты, при которых операции умножения сводились бы операциям сдвига. Это возможно при умножении (делении) на 2n, где n -целое. Схема (рис. 7) позволяет получить фильтр наиболее компактного размера.

    Рис. 7

    Примем коэффициенты фильтра равными: a0 = a1 = 1/2F,b1 = 1-2/2F, где F - целое число, тогда (4) примет вид: H(z) = (1+z-1)/(2F-{2F-2}z-1).

    На рис. 7 показана реализация Ф, соответствующая (F 5). В качестве делителей используются модули битового сдвига, представляющие собой схемы уменьшения разрядности числа путем усечения младших разрядов.

    Примем частоту дискретизации фильтра равной F0, так как фильтр получает новые отсчеты от ФД на этой частоте. Тогда, применив к (5) обратное билинейное z преобразование [7], найдем зависимость частоты среза от числа F: Fср=F0/(π(F-1)), [Гц], где само F определяется FФ: F = окр.вверх [log2((2F0/Fф)+1)].

    В первой итерации расчета ПрЧ зададим частоту FФ равной желаемой частоте среза ФАПЧ Fpll.

    Шаг 5. Определение характеристик полученной системы.

    Для СПД класса PDH важен вид АЧХ (частотной характеристики подавления фазовых искажений K (ω) = Δφin(ω)φout(ω)блока ПрЧ: в ней не должно наблюдаться выбросов, больших +0,2 дБ. Передаточная функция проектируемого ПрЧ определяется (1), а полоса удержания выражением (2), в которых: Тф = (2F-1)/2F0; S = Fmclk(2π)/gen2L+D; E = Fmclk/2F0; Sфд = 1/π (крутизна детектирования ФД).

    С уменьшением частоты FФ в АЧХ рассматриваемой системы ФАПЧ появляются выбросы (большие единицы). После построения АЧХ ПрЧ по передаточной функции (1) определяется частота среза системы Fpll и факт наличия выбросов в АЧХ. Если такие выбросы присутствуют, требуется корректировка схемы и проведение повторных расчетов.

    Первым решением по устранению выбросов в АЧХ является увеличение FФ. Часто этот подход приводит к синтезу ПрЧ с частотой среза выше требуемой. Вторым решением является увеличение коэффициента деления 1/2D на входе УГ. При этом частота среза ПрЧ остается минимальной, однако уменьшается полоса удержания Ω, так как уменьшается крутизна управления УГ (S).

    Для реализации ПрЧ с очень низкой Fpll и широкой Ω необходимо применять более сложные схемы с несколькими переключающимися диапазонами работы.

    Заключение.Приведеные в статье основные положения методики построения модулей СПД справедливы для систем управления распределенными объектами.

    Методика была разработана в процессе создания нескольких поколений ЦСП НТЦ НАТЕКС. Ее использование позволяет создавать качественное оборудование, отвечающее мировым телекоммуникационным стандартам, а также использование методики позволило сократить в 2-3 раза срок новых разработок xDSL-оборудования класса PDH.

    Методика была успешно применена при разработке новых серийно производимых модулей ЦСП Megatrans-4 серийно производимых в настоящее время и Orion-2, начало продаж запланировано на октябрь 2006 года.

    Литература

    1. Васильев, Витоль и др. "Радиотехнические цепи и сигналы: учебное пособие для ВУЗов" М.: Радио и связь. - 1982.
    2. Давыдкин П.Н., Колтунов М.Н., Рыжков А.В. "Тактовая сетевая синхронизация" М.: Эко-Трендз. - 2004
    3. Шахгильдян В.В. "Системы фазовой синхронизации с элементами дискретизации" М.: Радио и связь. - 1989. >Голуб В. "Система ФАПЧ и ее применения". Статья http://chipnews.com.ua/html.cgi/arhiv/00_04/stat_2.htm
    4. Карпенко Л.В. "Передача сигналов синхронизации оборудованием PDH"., Вестник Связи №12 2005 г. С.27-32.
    5. Лобов В., Стешенко В., Шахтарин Б. "Цифровые синтезаторы прямого синтеза частот" CHIP NEWS № 1 (10) 1997 г.
    6. Сергиенко А.Б. "Цифровая обработка сигналов" Спб.: Питер - 2003.
    7. Стариков О. "Fractional-N и двойные Fractional-N/Integer-N синтезаторы частоты" CHIP NEWS № 10 2001 г.
    8. Брени С. "Синхронизация цифровых сетей связи" М.: Мир. - 2003
    9. J.Tierney, -.M.Rader, B.Gold. A Digital Frequency Synthesizer. // IEEE Trans. Audio Electroacoust., Volume AU-19, p. 48, March 1971

    Журнал "Электросвязь", №9/2006